Responsável: José Alexandre Diniz (UNICAMP-FEEC)

Email: jadiniz@unicamp.br

Resumo: Desenvolvimento da tecnologia com semicondutor SiC para altas potências (~ kW), exigidas na eletrificação veicular, com as fabricações e caracterizações de diodos Schottky e capacitores MOS (Metal-Oxide-Semiconductor). Dispositivos (diodos, capacitores e transistores) fabricados com tecnologias em substratos refratários de SiC são primordiais para aplicações de eletrônica de altas potências (com centenas de amperes e tensões maiores que mil volts) para automóveis e aviões elétricos (eletrificação veicular). Trata-se do futuro da mobilidade que tem que ser desenvolvida no Brasil. Tais veículos são essenciais para redução da emissão de carbono no ambiente e para o desenvolvimento sustentável e qualidade de vida.

Neste contexto, o objetivo principal desse projeto é o desenvolvimento da tecnologia com semicondutor SiC para altas potências (~ kW), exigidas na eletrificação veicular e, compreenderá desde da fabricação e caracterização de diodos Schottky e capacitores MOS (Metal-Oxide-Semiconductor). Filmes finos de óxidos Al2O3 e TiOx e de nitreto AlN serão testados como dielétricos de porta nos capacitores MOS sobre substratos de SiC, que são usados para altas potências com centenas de amperes e tensões maiores que mil volts. Para essas mesmas potências, diodos Schottky, também sobre substratos de SiC, serão fabricados com eletrodos de Al, Ti, TiN e Ni, em que serão testados os comportamentos ôhmico e Schottky desses metais com  o semicondutor de SiC. Diodos Schottky em SiC com esses materiais são novidades no Brasil, especialmente para aplicações de eletrônica de alta potência para automóveis e aviões elétricos. Tais veículos são essenciais para redução da emissão de carbono no ambiente e para o desenvolvimento sustentável e qualidade de vida. Trata-se de projeto conjunto com o Instituto de Pesquisa Eldorado, para desenvolvimento de dispositivos em SiC de alta potência no Brasil.

Responsável: Gilson Wirth (UFRGS-DEE)

Email: gilson.wirth@ufrgs.br

Resumo: Desenvolvimento de modelos e técnicas de simulação para a adoção de novas tecnologias por projetistas de circuitos integrados, e para exploração de novos paradigmas de projeto. Suportam o trabalho dos projetistas de circuitos e desenvolvedores de novas tecnologias não apenas como ferramentas computacionais, mas também como plataforma para a compreensão de processos tecnológicos complexos.

Entre os principais resultados obtidos até este momento neste tema pode-se citar o desenvolvimento de modelos e técnicas de simulação em cooperação com diferentes empresas. Com a constante diminuição da dimensão dos dispositivos, novos técnicas e modelos se tornam necessários para garantir a confiabilidade dos circuitos integrados, visto que o impacto da natureza discreta da matéria e da carga elétrica se tornam ainda mais relevantes. Os modelos por nós desenvolvidos suportam também novos dispositivos como memória de chaveamento resistivo (ReRAM/Memristores).

Responsável: Gilson Wirth (UFRGS-DEE)

Email: gilson.wirth@ufrgs.br

Resumo: Desenvolvimento de um simulador atomístico de dispositivos semicondutores, que considera a natureza discreta da matéria e fenômenos quânticos. Simulação atomística complementa o trabalho experimental. Estudo apenas experimental limita o projeto de dispositivos otimizados, bem como a exploração de novas funcionalidades.

Entre os principais resultados obtidos até este momento pode-se citar a simulação atomística de dispositivos que já vem sendo realizada em colaboração com a Profa. Dragica Vasileska da ASU (http://www.eas.asu.edu/~vasilesk/). Estaremos agora incluindo novas estruturas 3D (como FinFETs, nanowires e nanosheets), confinamento quântico e novos materiais. Tratamos também os efeitos de auto aquecimento (self heating). Até o momento tratamos adequadamente o auto aquecimento para operação em temperatura ambiente. Estamos trabalhando estendendo o simulador para tratar também auto aquecimento quando o dispositivo é operado em temperatura criogênica, situação relevante para diversas aplicações, como computação quântica (quantum computing).

Responsável: Renato Giacomini (FEI)

Email: renato@fei.edu.br

Resumo: O foco principal é realizar a caracterização de dispositivos avançados em diversas condições e avaliar o seu desempenho frente à radiação. Além disso, busca-se desenvolver modelos compactos que possam auxiliar na compreensão e otimização desses dispositivos. Uma parte significativa da nossa contribuição envolverá a aplicação de pseudoressistores em bioamplificadores, uma área em que já possuímos experiência. Nossa meta é aprimorar os modelos de simulação existentes, permitindo a criação dos primeiros protótipos para realização de testes clínicos, aproximando-nos assim da aplicação prática final.

Outro foco do nosso grupo de pesquisa é o estudo do transistor de alta mobilidade eletrônica (HEMT), que incorpora heterojunções e possibilita o confinamento de elétrons em poços quânticos. Embora essa tecnologia já esteja disponível comercialmente, ainda há lacunas de conhecimento a serem preenchidas. Estamos investigando a aplicação desses dispositivos em ambientes radioativos, e os resultados preliminares indicam uma excelente tolerância à radiação acumulada. Pretendemos publicar os resultados definitivos ao longo do período deste projeto.

Responsável: Michelly de Souza (FEI)

Email: michelly@fei.edu.br

Resumo: A presente proposta tem como objetivo realizar medidas elétricas, modelagem compacta e simulações numéricas tridimensionais, em dispositivos semicondutores avançados, para aplicações de baixo consumo, em altas temperaturas e em temperaturas criogênicas, tais como aquelas voltadas à Internet das Coisas (IoT). Aplicações de IoT tem apresentado um grande crescimento nos últimos anos e, cada vez mais, demandado a utilização de dispositivos com baixo consumo, baixas correntes de fuga, flexibilidade em projeto, e alto desempenho elétrico. O excelente controle eletrostático propiciado pelas tecnologias CMOS avançadas, permite a obtenção de transistores de dimensões nanométricas, com bom desempenho e baixa tensão de alimentação. Adicionalmente, o melhor desempenho em função da temperatura apresentado por transistores SOI em comparação com transistores MOS convencionais, contribui para tornar esta tecnologia uma excelente alternativa para aplicações de IoT, automotivas e de conectividade móvel. Nesta atividae, efeitos em nível de dispositivo, mas importantes para o funcionamento de circuitos integrados digitais e analógicos, em diferentes temperaturas, serão analisados.

O grupo de pesquisadores envolvidos nesta proposta iniciou suas atividades nas áreas de modelagem compacta, caracterização elétrica e simulação de dispositivos eletrônicos avançados, como nanofios transistores MOS, a partir de uma colaboração estabelecida com o Tyndall National Institute, do University College Cork, Irlanda, por intermédio do Prof. Jean-Pierre Colinge. A partir desta colaboração com o Dr. Colinge, iniciou-se a colaboração com o CEA-Leti, França. Diversos trabalhos vêm sendo desenvolvidos, resultando em um novo modelo analítico, desenvolvido em parceria com o CINVESTAV México, para este tipo de nanofios transistores MOS e estudo de propriedades elétricas destas estruturas tridimensionais em diversas condições de temperatura, também em parceria com a UCLouvain, Bélgica. O grupo também realizou as primeiras publicações mundiais sobre as propriedades analógicas destes dispositivos e, recentemente, o grupo propôs um modelo dinâmico para a simulação de nanofios transistores MOS sem junções.

Responsável: Marcelo Pavanello (FEI)

Email: pavanello@fei.edu.br

Resumo: A computação quântica surgiu como uma forma de aumentar o poder de processamento das máquinas, solucionando problemas em intervalo de tempo muito menor do que seria demandado por computadores convencionais. Entretanto, a célula fundamental dos computadores quânticos, os Qubits, apenas são operacionais em temperaturas extremamente criogênicas, na faixa de milésimos de Kelvin. Além disso, os Qubits necessitam de integração com sistemas de controle e correção de erro, que são implementados em tecnologia CMOS. Para que esta integração ocorra, diversos trabalhos têm demonstrado que o uso dos circuitos construídos em tecnologia CMOS operando a temperaturas entre 77 K até 4 K, ao invés de em temperatura ambiente, oferece menor incidência de ruído e, consequentemente, menor necessidade de correção de erro. Esta atividade objetiva expor as estruturas de transistores MOS do estado da arte, fabricadas em substratos de silício convencionais e do tipo silício sobre isolante, à faixa de temperaturas adequada para os circuitos de interface com os Qubits, avaliando seu desempenho. Serão estudados transistores MOS planares e tridimensionais, como os transistores MOS de nanofios e nanofolhas, empilhados ou não. Esta exposição permitirá a obtenção de dados relevantes para I) a evolução desses transistores para operação em temperaturas criogênicas; II) desenvolvimento de modelos compactos para a simulação de circuitos eletrônicos em tecnologia CMOS utilizando estas estruturas do estado da arte, III) adaptação dos modelos de simulação numéricas para comportar a realização de simulações em temperaturas criogênicas, permitindo a observação de variáveis internas relevantes para os transistores.

O grupo de pesquisas coordenado pelo Prof. Dr. Marcelo Antonio Pavanello tem desenvolvido pesquisas sobre as propriedades elétricas de transistores MOS de nanofios e nanofolhas, de único nível e empilhados em temperaturas criogênicas. Transistores SOI totalmente depletados da tecnologia de 28 nm tem também sido estudados até 4 K.